韩跃平，李瑞红，毕满清，王黎明
（中北大学电工电子国家示范实验中心，山西太原030051）
摘要：当前国内高校的“电子线路”课程无论是从教材编写还是课堂讲授中的功率放大电路仍然以模拟功放为主，对数字功放讲述甚少，而现实中电子产品尤其是笔记本电脑、手机等便携式电子产品大量采用了低功耗高集成度的数字开关门电路芯片，造成大学生课堂学习与电子技术发展实际的脱节。在此结合数字集成开关门（CMOS）电路的发展，详细分析了D类功率放大电路的工作原理；理想状态下，D类功率放大电路的理论效率可达到100%，远高于AB类模拟功率放大电路的78.5%。推导了D类功率放大电路CMOS反相器的功率损耗与芯片工作的时钟频率、栅极集总电容值以及芯片所需的供电电压的平方成正比，并以当前主流的集成度达8 000万个门电路（2 inch2上108个门）的IBM笔记本电脑的CPU芯片为实际案例进行了总功耗分析。实践表明，将数字功率放大电路引入大学生课堂教学，可以贴近实际，增强感性认识，提高课堂教学质量。
教育期刊网 http://www.jyqkw.com
关键词 ：数字功率放大器；工作原理；功率损耗；实例分析
中图分类号：TN722?34 文献标识码：A 文章编号：1004?373X（2015）20?0107?03
收稿日期：2015?05?25
基金项目：国家自然科学基金（61171178）；山西省自然科学基金(2012011010?3)；山西省高等学校优秀青年学术带头人支持计划资助
Instance analysis for working principle and power loss of digital poweramplification circuit
HAN Yueping，LI Ruihong，BI Manqing，WANG Liming
（State Center of Electrical and Electronic Demonstration Experiment，North University of China，Taiyuan 030051，China）
Abstract：While the power amplification circuit of“electronic circuit”course in the aspects of textbook compilation orclassroom teaching is still taking analog circuit as the main content in colleges，and the digital power amplification circuit is de?scribed extremely less，the digital switching gate circuit with low power consumption and high integration is adopted massivelyin electronic products (especially in laptops and mobile phones) in reality，which separates classroom learning of students fromdevelopment of electronic technology. In combination with the development of CMOS circuit，the working principle of D?classpower amplification circuit is analyzed in detail. The theoretical efficiency of D?class power amplification circuit can reach 100%in ideal condition，and is higher than AB?class analog power amplification circuit of 78.5%. The power loss of CMOS inverter ofD?class power amplification circuit is proportional to the working clock frequency，grid lumped capacitance and square of thepower supply voltage，which is deduced in this paper. The total power consumption is analyzed by taking the mainstream CPUchip of IBM notebook computer as the practical instance，the chip is integrated with 80 million gate circuits. The practical re?sults show that digital power amplification circuit introduced into the college students classroom teaching can close to life reali?ty，enhance perceptual knowledge，and improve classroom teaching quality.
Keywords：digital power amplifier；working principle；power loss；instance analysis
0 引言
进入21 世纪以后，各种便携式的电子设备成为了电子产品的一种重要发展趋势，诸如作为通信工具的手机，作为娱乐设备的MP3 播放器，工作必备的手提笔记本，以及期望中的便携式电视机与DVD，车载电器等，极大地提升了人们的生活质量。便携式电子产品的一个重要发展特征是采用了低功耗高集成度的数字开关门电路芯片，以IBM 的CPU集成芯片为例，目前集成度达到8 000万个门电路（2 inch2 上108 个门）。所有这些便携式电子产品的一个共同点就是都需要大功率的音频输出，都需要电池供电。目前，上述便携式电子产品大多采用了新型D类功率放大电路，其最大特点就是能够在保持最低的失真情况下得到高的效率[1?3]。同时，诸如CPU 运算速度仍然缓慢、采用锂电池供电的大屏幕手机待机时间过短等缺点也非常明显。因此，制约便携式电子产品发展的一个首要因素就是其输出功率损耗与使用的电池技术，并直接与人们关注的芯片工作主频（时钟频率）、待机时间（取决于静态功率损耗）与使用时间（取决于动态功率损耗）几个指标相关。
鉴于目前国内“电子技术”高校课堂教学仍然以低频段介绍A类、B类及AB类模拟功率放大电路[4?10]、高频段介绍C类为主，事实上已经远远滞后于电子技术的发展实际，可检索到的D类功率放大电路文献则主要讨论应用于具体产品中的实际电路[11?13]，无论对高校师生还是工程技术人员，都缺乏对D类功放基本原理直接学习的渠道。本文以单个数字开关门电路为例，详细分析D类功率放大电路工作原理与总功率损耗，为高校师生全面掌握集成门电路芯片的技术发展提供一定的基础理论参考。
1 单个NMOS 管门电路
1.1 门电路组成
（1）电路组成
20世纪80年代以前，受限于P 沟道MOS管工艺限制等因素，集成芯片内部的开关门电路仍是由单个NMOS 管构成。NMOS 管的开关特性与晶体三极管类似但远优于三极管。反相器的基本电路如图1 所示。C 等效为NMOS 门驱动的同类负载门电路的栅极电容集总。
1.2 工作原理
工作于开关状态的NMOS 门电路输入信号ui 是周期为T 的方波时钟信号，T1时间为低电平，T2时间为高电平，T1=T2= T 2 。输入信号波形如图2所示。
（1）输入信号为低电平T1 期间，
，NMOS 管截止，等效为断开的开关，电源VDD 通过RD 给电容C充电。
（2）输入信号为高电平T2 期间，
，NMOS 管导通，等效导通电阻为RON，其值很小，电容C 通过电阻RON放电。
1.3 单管门电路功耗与效率分析
1.3.1 低电平T1期间电源提供的能量
此时，NMOS管断开，假设电容上的初始电位为0 V，则接通电源的瞬间，流过电阻RD 上的充电电流为最大值(
) ；经过(3~5)τ1 的充电时间（其中τ1 = RDC ，一般有
），电容电位达到最大值VDD，此时电流衰减为0；充电期间，电流值为：
集总电容C 上的电压与电阻RD 上的电压电流变化如图3（b），图3（c）所示。
图3 输入低电平期间工作过程T1期间，电阻消耗能量，电容储存能量。其中，电源提供的总能量为：
1.3.2 高电平T2期间电源提供的能量此时NMOS管导通，电容上的能量经过(3~5)τ2 的放电时间（
）快速放电完毕。同时，电源在T2时间内提供的能量为：
1.3.3 电源提供的总功率
在一个ui时钟周期T内，可计算电源提供的总功率为：
其中：式（7）代表了在一个时钟周期内，电源提供的静态功率（待机功率）损耗；式（8）代表了电路的动态功率（使用功率）损耗。两分量分别决定了人们在日常使用手机等手提设备中所说的待机时间与使用时间。
1.3.4 效率分析
由式（7）可知，电源的静态功率损耗与电源电压的平方成正比，与RD 成反比。而动态使用功率与电容容值、电源电压平方、以及时钟频率成正比。可见，RD 越大，静态功率损耗越小，时钟频率越高，实际使用功率也越大，电路的效率也就越高。比如，目前IBM 的CPU集成度最高可达108个门电路，假设其主频（时钟频率）为1 GHz=109 Hz，集总电容
，电源VDD=5 V，RD=10 kΩ。则可以算得：
。
可见，动态使用功率尚在接受范围内，但静态功率达到了不可思议值。即使把门电路的电源从5 V 降低为1 V，仍然具有25 kW。要想从根本上降低静态功率损耗，需要大大增加RD，但实际电路中RD的增加也受到一定制约，这就需要找到一个能替代RD 作用的有效元器件。20 世纪80 年代，随着各种相关技术的成熟，CMOS反相器门电路应需而生。
2 CMOS 反相器门电路
CMOS反相器的基本电路如图4所示。
VTP是PMOS管，VTN是NMOS管，它们的栅极短接作为输入端，漏极短接作为输出端，VTP的源极接电源
的源极接地。
3 CMOS 反相器门电路功耗分析
CMOS门电路输入信号ui仍然是图2所示的周期为
T 的方波信号，C 等效为驱动的CMOS 负载门电路的栅极电容集总。
（1）低电平T1期间。当输入为低电平，即ui=0 V时，由于
|，VTP导通，等效导通电阻为RONP，其值很小，几乎为0。电源给集总电容快速充电，且电源提供的总功率为：
式中f 为输入信号的频率。
（2）
，
截止，电源
不工作。电容通过VTN 快速放电，电容C 在T1期间储存的能量释放完毕。
（3）电源提供的总功率与效率分析。由上述分析可得，在理想情况下，功率器件VTP 导通时导通电阻为零，没有电压降，器件不消耗功率，输出电压幅度几乎与电源电压VDD值相同；关断时VTP电阻为无穷大，没有电流流过，器件也不消耗功率，输出电压几乎为零。CMOS反相器无论电路处于何种状态，VTN，VTP中总有一个是截止的，所以它的静态功耗很低，理论上静态功率损耗为0。电源在整个周期T 内提供的总功率为CV 2DD f ，理论上开关类功率放大器能够将电源功率无损耗地转换输出到负载上，全部转变为负载的动态使用功率。所以这类功率放大电路的效率理论上可达到100%。
4 结语
本文从集成数字门电路芯片内部的单个数字门为例，详述了D类功率放大电路的工作原理与效率，理论上，D 类功率放大电路的效率可达到100%，远高于AB类模拟功率放大电路的78.5%。然而，在实际使用中，半导体元器件均有漏电流存在，故开关器件VTP 与VTN实际上总要消耗部分功率。此外，可得出：
（1）为了降低电子设备的功率损耗，提高电池供电的使用时间，芯片所需的电压值至关重要，功率损耗随着电源电压VDD的降低成平方倍减小。
（2）为了提高电子设备的快速响应时间，比如笔记本电脑的CPU 主频，电源（电池）的功率损耗随着时钟频率f 的增加而线性增加。
教育期刊网 http://www.jyqkw.com
参考文献
[1] 杨滔，王武斌，吕征宇.开关功率放大器交错并联控制技术的研究[J].电力电子技术，2009，43（4）：24?25.
[2] 陈新国，程耕国.D 类功放输出功率与效率的分析[J].声学技术，2005，24（4）：264?267.
[3] 黄伟，马成炎，叶甜春.高性能10 W D 类音频功率放大器设计[J].华中科技大学学报：自然科学版，2010，38（4）：26?30.
[4] 毕满清，王黎明，高文华，等.模拟电子技术基础[M].北京：电子工业出版社，2008.
[5] 童诗白，华成英.模拟电子技术基础[M].3版.北京：高等教育出版社，2001.
[6] 康华光.电子技术基础模拟部分[M].3版.北京：高等教育出版社，1999.
[7] BOYLESTAD Robert L.模拟电子技术[M].李立华，译.北京：电子工业出版社，2008.
[8] 杨素行.模拟电子技术基础简明教程[M].北京：高等教育出版社，2009.
[9] 朱定华.模拟电子技术[M].北京：清华大学出版社，2008.
[10] 周淑阁.模拟电子技术基础[M].北京：高等教育出版社，2004.
[11] 李鸿，赵亚冬.数字音频功率放大器优化设计[J].电子设计工程，2011（14）：101?106.
[12] 徐玉存，柳拓鹏.一种宽带D 类射频功率放大模块设计[J].雷达与对抗，2013（3）：53?56.
[13] 蔡晓艳，薛春玲，王照平.语音放大电路的设计与实现[J].现代电子技术，2014，37（5）：64?66.
作者简介：韩跃平（1974—），男，山西人，副教授，博士。主要从事电子技术、信息探测与处理方面的教学与研究工作。