刘晓莉，于明红
（中国电子科技集团公司第十三研究所，河北石家庄050051）
摘要：研究X波段7位数字延迟收发组件，采用低温共烧陶瓷（LTCC）多层布线技术，实现组件的小型化设计。组件包含延迟线公共电路以及接收和发射放大电路，最大延迟波长为127λg，尺寸为110 mm×110 mm×15 mm。测试结果表明，7位数字延迟收发组件在工作频率为8.5~10.5 GHz时，相位误差? ±10°，幅度误差? ±1 dB，接收、发射通道增益≥20 dB，噪声系数≤4.0 dB。
教育期刊网 http://www.jyqkw.com
关键词 ：LTCC；延迟线；小型化设计；延迟收发组件
中图分类号：TN958?34 文献标识码：A 文章编号：1004?373X（2015）15?0066?03
收稿日期：2015?01?30
0 引言
微波数字延迟收发组件广泛应用于相控阵雷达系统中。相控阵天线在宽角扫描情况下，要获得大的瞬时信号带宽方法之一就是在阵列各单元或各子天线阵级别上采用实时延迟线[1]。由于延迟线的插损较大，在实际工程应用中往往在延迟线电路中加入放大功能。传统的延迟线通常采用单层传输线来实现，因此延迟线的体积很大，不能适应现代相控阵天线对组件小型化、轻量化的要求。
本文研制了一款基于LTCC技术的X波段7位数字延迟收发组件，微波传输线在LTCC 基板中通过通孔互连实现多层传输，从平面结构转换到立体结构，大大减小了组件的体积和重量。另外微波信号在LTCC 基板中以带状线传输，带状线的色散低于其他类型的平面传输线。因此本文研制的延迟线具有小型化、低色散的特点[2]。
1 原理框图
组件包括延迟线电路、发射支路、接收支路以及控制电路。延迟线电路通过PIN 开关选择不同的传输路径来实现0~127λg（步进1λg）的时间延迟，7位延迟位分别是1λg，2λg，4λg，8λg，16λg，32λg，64λg。接收、发射支路主要包含放大器、限幅器等，接收发射的转换通过开关和环形器来实现。控制电路将串行数据转换成并行数据控制不同的延迟位。组件的原理框图如图1所示。
2 延迟线的设计
延迟线的基本原理是通过传输线的长度来实现延迟的。为了减小体积，大延迟态的传输线必须采用三维立体结构，LTCC是实现这一结构的最好选择。在LTCC多层传输线设计中要避免线间耦合及层间互扰，以及层间转换的类同轴结构的匹配。在整个组件中还要避免各延迟态间的干扰。
2.1 设计原理
开关延迟线原理如图2所示，每位延迟单元由4个RF PIN开关加2条传输线组成[3]，2对PIN开关在2条不同长度的传输线之间切换，得到不同的相移量，产生射频信号的相位差：
式中：β 是相位常数；Vp 为相速；f 为工作频点；L2 和L1 为两条不同通路的传输线长度。
2.2 1λg，2λg，4λg延迟线设计
1λg，2λg，4λg 小位数延迟位传输距离较短，综合考虑，在本文中采用单层微带线传输形式。介质基板采用ROGERS 公司的RT6002（εr=2.94，tan δ=0.001 2）。理论计算1λg，2λg，4λg 传输线在中心频率长度分别为20.51 mm，41.01 mm，82.03 mm。仿真结果如图3所示，插损0.1 dB左右，相位在中心频率9.5 GHz处约为0° ，8.5 GHz和10.5 GHz处的相位互为对称，线性度很好。
2.3 8λg，16λg延迟线设计
8λg，16λg 延迟线如果仍采用RT6002 单层布线形式，传输线长度太长，所占组件空间较大，不能满足需要，因此采用LTCC 双层带状线传输来实现8λg，16λg。层间转换采用类同轴转换结构，三维立体结构如图4所示，最终的仿真结果是插损< 0.4 dB，驻波< -20 dB。
LTCC带状线三维立体结构[4?5]如图5所示，这里LTCC基板选用Ferro A6（εr = 5.7，tan δ = 0.002），导线和信号通孔材质采用金，理论分析表明，对于使用Ferro A6基板的带状线，在中心频率为9.5 GHz的8λg，16λg相位延迟带状线长度分别为105.84 mm，211.68 mm。每层基板由6层LTCC陶瓷基板烧结而成，厚度为564 μm，（一层陶瓷基板烧结后厚度为94 μm），每个衬底层中间均嵌入一层10 μm 厚的金导线。带状线宽度为W，邻近带状线线间距离为WL。不同层基板间采用半径为R0 的通孔实现（信号通孔和接地通孔）互连。为了得到较好的模式匹配，在输入与输出端口使用共面波导（CPW）作为表面传输线。
最终的仿真结果为：W = 0.19 mm，WL = 0.8 mm，R0 = 0.06 mm。8λg，16λg仿真结果曲线如图6所示，插损分别约为0.5 dB，1.0 dB，实际装配中由于微波传输的不连续性插损会比仿真结果大，为了补偿基态和延迟态之间的幅度误差，在基态分别加入1 dB，2 dB的衰减器。中心频点的相位误差可以通过电路中的相位调节电路微调。
2.4 32λg，64λg延迟线设计32λg，64λg延迟线的设计思路与8λg，16λg类似，只是长度更长，根据组件的空间结构要求，采用LTCC四层带状线传输来实现。LTCC基板同样选用Ferro A6，导线和信号通孔的材质采用金，理论分析表明，对于Ferro A6基板的带状线，在中心频率9.5 GHz的32λg，64λg相位延迟带状线长度分别约为423.36 mm，846.72 mm。三维立体结构如图7所示。
仿真结果曲线如图8 所示，插损随频率变化较大，在实际装配中还会恶化，所以在大延迟态要加幅度均衡器[6]，另外在基态加衰减器减小幅度误差。
3 测试结果
组件测试是在TR组件自动测试平台上完成的[7]，主要仪器包括矢量网络分析仪、噪声系数分析仪及电源等，在8.5~10.5 GHz 宽频带范围内，对7 位延迟收发组件的127个状态进行测试，组件达到的技术指标如表1所示，各指标均满足设计要求。
延迟收发组件的外形图如图9所示。
4 结论
本文设计的7位数字延迟收发组件通过LTCC多层带状线结构达到了较好的效果，组件延迟精度高、幅相一致性好、体积小、重量轻，在相控阵雷达领域将具有广泛的应用前景。
教育期刊网 http://www.jyqkw.com
参考文献
[1] 张光义，赵玉洁.相控阵雷达技术[M].北京：电子工业出版社，2006.
[2] 高葆新.微波集成电路[M].北京：国防工业出版社，1995.
[3] 苗燕超.小型化数字延迟线的精确设计研究[D].成都：电子科技大学，2012.
[4] XU Ruimin，HU Jiang. X ? band 3D meander stripline delay line using multilayer LTCC [C]// 2009 IEEE International Confe?rence on Microwave Symposium Digest. Boston：IEEE，2009：345?348.
[5] 汪霆雷，魏文博，刘其中.小型化5位数控延迟线的设计[J].西安电子科技大学学报，2008，35（2）：258?271.
[6] 陈俐，姚波.一种微带线幅度均衡网络的实现[J].电讯技术，2008，48（12）：56?59.
[7] 吴侠仪，倪江.一种基于GPIB总线的TR组件测试系统的设计[J].计算机测量与控制，2007，15（5）：582?585.
作者简介：刘晓莉（1982—），女，河北衡水人，工程硕士，工程师。研究方向为微波电路设计。